303.326us2

1/9/1

<u>ئ</u> چې

DIALOG(R) File 347: JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.:

01-115162 JP 1115162

PUBLISHED:

May 08, 1989 (19890508)

INVENTOR (s):

HIRAO TAKASHI SETSUNE KENTARO YOSHIDA TETSUHISA

KAMATA TAKESHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

62-271865 [JP 87271865]

FILED:

October 29, 1987 (19871029)

INTL CLASS:

[4] HO1L-029/78; HO1L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R044 (CHEMISTRY -- Photosensitive

Resins); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 803, Vol. 13, No. 356, Pg. 17, August

09, 1989 (19890809)

ABSTRACT

PURPOSE: To reduce any leakage current while improving the heat resistance by a method wherein the optical forbidden band width (Eq) of an amorphous semiconductor is specified to exceed 1.9 eV i.e. Eg>=1.9 eV.

CONSTITUTION: An opaque gate electrode 2 is formed and then a gate insulating film 3, an amorphous silicon carbide or amorphous silicon nitride layer 4 of Eg>=1.9 eV and a passivation insulating film 5 are successively formed on a glass substrate 1. Next, the overall surface is coated with a light sensitive resin film 6 and then the film 6 is exposed by rear side exposure process from the rear side of the glass substrate 1 to leave the same pattern as that of the gate electrode 2 for removing the passivation film 5 using the pattern as a mask. Finally, III or V group ion is implanted using the passivation film 5 as a mask to form a source.drain region. Through these procedures, any leakage current can be reduced while improving the heat resistance.

0日本国特許厅(JP)

10 特許出願公開

母公開特許公報(A)

平1 ~ 115162

MINL, CI.

政则配号

广内整理管号

③公銷 平成1年(1989)5月8日

H 81 L 29/78 27/12

311

Z-7925-5F 7514-5F

審査請求 未請求 発明の数 2 (全3頁)

80発明の名称

20代 理 人

薄膜トランジスタ及びその製造方法

超 昭62-271865 **6949**

國 昭52(1987)10月29日 田田

ψ. の発明 者 尾 の発 明 瀬 恒 鎌 太 郎 久 砂糖 明 渚 3

大阪府門真市大字門萬1006番地 松下電器連業株式会社內 大阪府門其前大字門真1006構地 松下電器直業株式会社内

大阪府門東市大字門真1005番地 松下電路產業株式会社內 大阪府門真市大字門真1006番地 松下電器產業株式会社內

砂発 明 继 考 松下電器產業株式会社 化出 原 人

大阪府門實市大字門真1006番地

弁理士 星野 但可

外1名

-70

1. 専事の名称

は包トランジスタ及びその重導力体

1、 特許請求の補助

- (1) シリコンを一主要な領域元券とし、非品 食中部少を合性度とする発露トランジスタにおい て、放射半端体の光学的禁止守備(Ba)が Egml.9。V以上であることを特徴とずる辞版ト ランジスタ。
- (2) 上記非及半導化材料がアモルファスシリ コンカーパイト。アモルファスシリコンナイトラ イドのいずれかである事を特殊とする特許疑べの 他国路(1) 式に記載の存扱トランジスタ。
- (3) ガラス装御上に、光を透過させないゲー ト電道を形成した数。ゲート概念館。 Ee≥1,9e Vの非高性を連体終、パッシペーショ ン絶経暦を成次治戒する工具と、しから産業光位 初島独野を流布した後、伊記ガラス耳程兵軍から の理解機構で、原記感光性機能技能を得消し、

ゲート場在と同一パターンを度みまれる工程と、 このパターンをマスクとして胃臓パッシペーショ ン的を吹去するぶねと、彼此パッシペーション覧 セマスクとして、 当後或いは¥単イオンを収入し、 ソース・ドレイン保証を思慮する工程とを含むこ とを特殊とする特殊トランジスタの製造方法。

3、 発明の許確な論明

(展集上の利用分野)

4 克明は設治テレビ取締数トランジスタアレイ 事に発揮される経験トランジステ及びその単微な 洗に貫する.

(健果の疾術)

足来形型テレビ用の様似トランジスメとして用 いられているものとしてはアモルファスシリコン を用いたものが代表的である。羽2回に本意明と 対比すべき従来の選予経済を派してある。NICs をゲート独長17とする逆スタガ緯道の海路トラン ジスタの新選因である。11はガラス基底で、13は ●─ BIN: B (水臭化プモルファスシリコンディ トライド)、14itsー51: H (水晶化アモルファ

持局平1-115162 (2)

スシリコン) 関でこれらはプラズマC V D 製性を 用いて運転的に成長させている。15はオーミック コンタクト队の n * a — S J: 代表で、16はT I / N J C c 電極である。ソース・ドレイン電極となる 15、15は前調神術等尤を用いている。

(秀明が解決しようとする阿嬌県)

育記の従来の技術に扱いて、行習質光法を用いて自己室立的にソース・ドレインを呼収するとき、 犬は就記でモルファスシリコンsー S (14を通過 してその上部の帰名技術問題或を曝光する必要が ある。

しかし、過労アビルファスシリコンa-51の大学的禁止を解は1.7~1.8 a V であるから、通常用いられている路光複数の光質で増光性機能質数がようれるためには反称間の母先が必要でスループットが揺れて思い。このたの2~81 1(の厚さを100~200人の知く得くしてできるだけ過激する光度を多くするようにしている。しかし、あまりはくすると V、やドレイン電流の移動性等に問題がでくる。

ーション酸をマスクとして、 年級式いはY換イオ ンをお入し、ソース・ドレイン領域を形成するエ 性とを有する方位である。

(内 用)

(3)推销)

近代別とレてSICを用いた場合について説明

本展明社上以内 選点を解決するためのもので、 ソース・ドレイン関のリーク電流の鉄幅あるいは 耐熱性向上等のための手度。確立を 代する種 政ト ランジスタ 並びその製造方法を投資することを B 他とするものである。

(周珠点を解説するための手段)

本規則は、上記月的を連載するために、シリコンを一主要な構成な話とし、非異質半別体を特性 対とする対談トランジスタにおいて、前記単語体 の光学的対応可疑(Ba)がBe=1,9。Y以上と するものである。

をた、本名明の製造方法は、ガラス基位上に、 光を選別をはないが一ト値値を単成した後、ゲー とはないが一ト値値を単成した後、パッ とは、1.8 c V のかは気を連絡をは、パッ シベーション連絡層を順次形成する工程と、パッ の後の光性制調を開発した後、情にパララス の意図からの分面増加度で、首記第二とを現存と、 なまたし、ゲート電阻と同一パターンを現存とれ る工程と、このパターンをマスクとして存れパッ シベーション機を輸出する工程と、資品パッシス

ずる。図1頃Aにおいて1はガラス位収、2はゲ ートとなるCr短帳である。ゲート電視2を選択 彦成章。何えはブラズマピVD語でゲート地論以 となるシリコン選化(シリコンナイトライド、SN) 図3 & 1000人。 復移財ビなるsーSIC(アモルフ アスンリコンカーパイド) 既4 を800人 五ぴパッシ ペーシャン型となるシリコン型化表(S#) 5 & 3880人省级的仁形胜甘る。先学的路走带幅尼z & 1.fe V以上であり佐敷屋となる SiC 洗蚊セプラ ズマロVロ法又はゼロカブラズマロVD法で、例 えばSiH。とCH。用いて透填することがでする。 レかる後、全義に確先性質財装器6を余額に物布 した後、ガラス裏国勢から、典型ゲート点塩28 マスクとして光まを掛いて修空被離分を選光し、 カ13月日に示すように推奨ゲート電視エと同一形 状に研究後返6のパラーン5=を元存させた象(市 1 頃 8)、崔森パラーン 8 * をマスクとしてパッシ ページョン双Sを周沢昨に放済して双5のパター ンちゃとお切する(第1後で)。 しかる後、独図パ ターンGsを除出鉄、残存するパッシベーション

特間平1-115162(3)

(頭喉の物集)

本発明の福職トランジェッによれば、青田球光にて確実にソース・ドレインを移成することがで
カ。ゲート根域と同じ駆使のパッシベーション関 を発存し、それをマスクとしてアモルファスシリ コンカーバイドa~510年の途島質額に不適待を 導入することができるため、ゲート電視とソース・ドレイン領域との強なりによる容易がなくなり、 ダ生界点による影響を始外ができる。


文本表明の製造方法によれば、智器保定込が工程に非好に用いられるため、工程数の知識化にもつながるだけでなく。光学的禁止存留が大きく半海体感を用いるため、リーク単独の減少、消費下での製無性、更にアモルファスシリコンカーバイド=-51Cにおいて物に書意訳の向上でが可佩となる。

4. 网络四颗珠珠戴斯


男(間は本発明の一方面側における解説トランジスタの製造プロセス所図書、釘2個は従来のほご依存書、釘2個は従来のほご依存書を表している。

1 … ガラス基準、2 … ゲート常程 (CT型板)。3 … ゲート場合機、4 … 。~ SIC膜、5 … パッシペーション鉄。 6 … 倍光後間扇独露。

1 图 第 2 图



* 378.44 * 348.44



JP 01-115162 303.356us1

1/9/1
DIALOG(R)File 347:JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.
02817562 **Image available**

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.: 01-115162 [J P 1115162 A]

PUBLISHED: May 08, 1989 (19890508)

INVENTOR(s): HIRAO TAKASHI

SETSUNE KENTARO YOSHIDA TETSUHISA KAMATA TAKESHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD (000582) (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 62-271865 [JP 87271865]
FILED: October 29, 1987 (19871029)
INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R044 (CHEMISTRY -- Photosensitive

Resins); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 803, Vol. 13, No. 356, Pg. 17, August

09, 1989 (19890809)

ABSTRACT

PURPOSE: To reduce any leakage current while improving the heat resistance by a method wherein the optical forbidden band width (Eg) of an amorphous semiconductor is specified to exceed 1.9 eV i.e. Eg>=1.9 eV.

CONSTITUTION: An opaque gate electrode 2 is formed and then a gate insulating film 3, an amorphous silicon carbide or amorphous silicon nitride layer 4 of Eg>=1.9 eV and a passivation insulating film 5 are successively formed on a glass substrate 1. Next, the overall surface is coated with a light sensitive resin film 6 and then the film 6 is exposed by rear side exposure process from the rear side of the glass substrate 1 to leave the same pattern as that of the gate electrode 2 for removing the passivation film 5 using the pattern as a mask. Finally, III or V group ion is implanted using the passivation film 5 as a mask to form a source.drain region. Through these procedures, any leakage current can be reduced while improving the heat resistance.

± 7